CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - mux vhdl

搜索资源列表

  1. 123654vhaing

    0下载:
  2. 八音自动播放电子琴设计 vhdl源码,文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octave electronic keyboard play aut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:231894
    • 提供者:杨领超
  1. Mars_EP1C6F_fundemantal_demo

    0下载:
  2. FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。-FPGA development board source. Chips for the Mars EP1C6F.VHDL language. Can achieve some of the basic functions. Such as multiplier, adder, such as MUX.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1099245
    • 提供者:chenlu
  1. mux4x1

    0下载:
  2. mux 4x1 with 2 control inputs, written in VHDL using 3 mathods: Logic gates, if, case. the fastest model is the one implemented with the case code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1142
    • 提供者:avi
  1. mux1bit

    0下载:
  2. A Mux to One Bit, written in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:84851
    • 提供者:Matheus
  1. fsmmoore

    0下载:
  2. vhdl CODE FOR moore MODEL AND mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:820
    • 提供者:praba
  1. xuanze4x1

    0下载:
  2. 基于VHDL语言 4选1 多路选择器 时钟48Mhz 功能4个输入只能有一个输出-Based on VHDL, 4 to 1 MUX clock 48Mhz features 4 inputs can be only one output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:144625
    • 提供者:张帝
  1. JMUX3TO1_vhdl

    0下载:
  2. This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 3 port 8bit s wide Mux -This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 3 port 8bit s wide Mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:731
    • 提供者:jeong
  1. JMUX2TO1_vhdl

    0下载:
  2. This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 2 port 8bit s wide Mux -This source are usefull function in VHDL for Transfer MCU Data betwine FPGA 2 port 8bit s wide Mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:701
    • 提供者:jeong
  1. demo13-mux_vhdl

    0下载:
  2. vhdl demo of mux using altera board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:164624
    • 提供者:aaa
  1. report

    0下载:
  2. vhdl code for basic gates, adders, subtractors , MUX and Demux
  3. 所属分类:VHDL-FPGA-Verilog

  1. MUXER

    0下载:
  2. SHOWS THE SIMPLEST WAY TO CREATE A SIMPLE MUX IN VHDL-SHOWS THE SIMPLEST WAY TO CREATE A SIMPLE MUX IN VHDL...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:611
    • 提供者:Cian
  1. mux_case

    0下载:
  2. 用case 语句描述的4 选1 MUX源代码程序实现-case4(1) ,VHDL&verilog
  3. 所属分类:Communication

    • 发布日期:2017-03-21
    • 文件大小:170668
    • 提供者:libin
  1. 4_1mux

    0下载:
  2. 通过Vhdl语言实现 2—1 mux 并基于 2-1 mux 完成4-1 mux 程序和test bench的编写,测试成功 -2-1 mux realized through Vhdl language based on the 2-1 mux 4-1 mux of procedures and test bench preparation, the test is successful
  3. 所属分类:VHDL编程

    • 发布日期:2017-11-12
    • 文件大小:20362
    • 提供者:hao dong
  1. Buffer

    0下载:
  2. parametrizable register and mux in VHDL of data rage, using std_logic_vector type
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1981
    • 提供者:Felipe
  1. MUX_ise12migration

    0下载:
  2. mux for fpga vhdl code-mux for fpga vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:47292
    • 提供者:fifi
  1. vhdl__example_fza.ir

    0下载:
  2. useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop-useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:22530
    • 提供者:mahdi
« 1 2 3»
搜珍网 www.dssz.com